根据分频器设计时都是按恒阻抗法计算的原理，采用了先用标准电阻代替扬声器对分频网络进行调试，使之符合其标准衰减斜率，然后去掉电阻，接上扬声器并加上阻抗校正网络再重新进行调试的方法获得成功，实际试听感觉不错。
例如，我们要自制一个如图1所示的分频器，先用图表法绕好线圈L1和L2，可多绕几圈以便调节。按图2连接，从AB端输入分频点频率的功放信号电压，调节L1、C1、L2、C2，用万用表测量C、D端和E、F端电压使之符合分频点的衰减特性。然后按图3所示加入阻抗校正网络和接入扬声器进行调试，调节R1、C3及R2、C4使之符合分频点的衰减特性即可。对三分频而言也采用此方法调试，只是高频段可不加校正网络。使用逻辑分析仪ChipWatcher观察移位寄存器的移位过程 1、使用TD中的硬件逻辑分析仪ChipWatcher当程序到FPGA里后，我们可以通过ChipWatcher这个调试工具来分析程序的运行... 发表于 06-28 17:03 • 5973次
射频的基础原理说明 有一些电子设备需要频率高度稳定的交流信号,而LC振荡器稳定性较差,频率容易漂移（既产生的交流信号频率.... 发表于 05-24 15:34 •
使用SOLIDWORKS设计基于耦合线的紧凑型单平面分频器 分频器是单片集成电路 （IC）、天线阵列等中非常有趣的结构，其特点是两条信号路径相互交叉，具有高隔离.... 科技观察员 发表于 04-22 17:17 • 613次
分频器又称为分频网络。分频器的主要作用就是在音频系统中把全频带音频信号分为不同的频段后送到对应的工作.... 科技观察员 发表于 04-12 15:24 • 1389次
本篇笔记主要探讨 MM32F0140 定时器模块的框图结构、定时器提供的计数定时等功能以及配置定时器.... 科技绿洲 发表于 04-07 16:31 • 867次
该电路由CD4060 组成定时器的时基电路，由电路产生的定时时基脉冲，通过内部分频器分频后输出时基信.... 张飞实战电子 发表于 03-28 14:11 • 1354次
华润微CS98P171的特点 华润微CS98P171概述 华润微CS98P171 是一款基于 CMOS 技术的高速度低功耗的 8 .... 发表于 12-29 17:40 • 176次
如何根据基本的数据表规格估算出PLL的相位噪声 也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对.... 电子设计 发表于 11-24 15:40 • 917次
您好，欢迎再度光临“时序至关重要”博客系列。在一篇以前的文章中，Timothy T.曾谈到JESD2.... 电子设计 发表于 11-24 14:48 • 932次
STM32F4xx的时钟树有哪些注意点呢 STM32F4xx的时钟树是由哪些部分组成的？STM32F4xx的时钟树有哪些注意点呢？ 发表于 11-24 06:55 • 478次
STM32的时钟系统简析 在STM32中分别有哪几个时钟源呢？AHB分频器输出的时钟送给哪几大模块使用呢？ 发表于 11-24 06:50 • 401次
STM32F103通用定时器的基本原理是什么 STM32F103通用定时器的基本原理是什么？STM32F103通用定时器有何特点呢？
如何使用一个定时器作为另一个的预分频器呢 如何使用一个定时器作为另一个的预分频器呢？为什么PWM输出极性设置为high时会多一个毛刺呢？ 发表于 11-24 06:20 • 634次
stm32的定时器1是怎样作为定时器2的预分频器的 stm32的定时器1是怎样作为定时器2的预分频器的？如何去实现呢？ 发表于 11-23 07:57 • 685次
STM32的通用定时器是怎样进行工作的 STM32的定时器有哪几类呢？STM32通用定时器的功能特点有哪些？STM32的通用定时器是怎样进行工作的？ 发表于 11-23 06:24 • 447次
KRYTAR MLDD 8 路功率分配器参数 KRYTAR MLDD 8 路功分器适用于新兴的无线UWB设计和诸多测试和测量技术应用。KRYTAR.... 发表于 11-10 10:32 • 158次
高级控制定时器有哪些特性呢 高级控制定时器和通用定时器有何功能？高级控制定时器有哪些特性呢？ 发表于 11-10 06:51 • 375次
一文带你了解波形数据库文件(WDB)和波配置文件(WCFG) Vivado 仿真器 中的实时仿真包含以下内容： 波形数据库文件 （WDB），其中包含所有仿真数据。.... FPGA开发圈 发表于 10-28 16:28 • 1464次
分频器产生精确的 455kHz 方波信号 这里的电路是我在开发 RF 系统时设计的带有不寻常分频器的振荡器。我需要使用尽可能少的组件的稳定且准.... 发表于 09-30 17:48 • 2170次
分频器产生精确的455kHz方波信号 这里的电路是我在开发 RF 系统时设计的带有不寻常分频器的振荡器。我需要使用尽可能少的组件的稳定且准.... 发表于 09-17 12:23 • 2849次
74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系.... 牵手一起梦 发表于 06-15 11:34 • 24574次
分频器是用的最广的一种FPGA电路了，我最初使用的是crazybingo的一个任意分频器，可以实现高.... FPGA之家 发表于 06-13 17:11 • 2729次
基于高相位检测器频率高性能PLL实现带内噪声和集成抖动 LMX2820 是一款高性能宽带合成器，可生成 45 MHz 至 22.6 GHz 范围内的任何频率.... 发表于 06-12 09:05 • 971次
除非采取纠正措施，否则石英晶体的温度相关特性会阻止与最先进的实时时钟保持一致的宽范围温度范围内的高精.... 电子设计 发表于 05-27 11:51 • 2235次
基于开发工具软件实现数字频率合成器的设计与仿真 从20世纪30年代开始频率合成技术被人们认识，70多年来，频率合成技术有了较大的发展。频率合成是以一.... 电子设计 发表于 05-22 13:53 • 1337次
滤波器作为分频器的重要组成部分，弄懂它的类型和原理非常重要。电学基本原理告诉我们，电容对高频信号阻抗.... h1654155199.4397 发表于 05-15 16:50 • 1838次
分频点是指两个相邻扬声器（二分频的高，低音；三分频的高，中，中低音）的频率响应曲线在某一频率上的相交.... h1654155199.4397 发表于 05-15 16:42 • 2147次
当您需要一些模拟输出并且您的系统中有FPGA时，您可能选择使用PWM模块和简单的低通滤波器，如图1所.... 电子设计 发表于 05-13 16:22 • 4095次
音响中分频器和功放的连接方式 音响中分频器和功放有两种连接方式。一种是电子分频器（有源分频），既前级出来后进入分频器，然后单声道分.... 发表于 05-01 17:55 • 11170次
基于CPLD/FPGA的半整数分配器设计与实现 简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为25和15的分频器的设计为例，介绍了在.... 发表于 04-12 16:29 • 249次
基于TH7122和TH71221集成电路的高速数据通信技术 本应用笔记介绍了TH7122和TH71221集成电路的高速数据通信。它简要介绍了直接调制的概念，并描.... 电子设计 发表于 04-12 15:48 • 1600次
基于ATMEL的ATMEGA16-8L实现ARC功率因数自动补偿控制仪的设计 随着现代工业的发展，电网中使用的感性负载也愈来愈多，如感应式电动机、变压器等。这些设备在工作时不但要.... 电子设计 发表于 03-30 11:27 • 1128次
精密模拟微控制器ADuC7027的主要特性及应用电路分析 ADI公司的ADuC7027是集成了12位模拟I / O，ARM 7TDMI® MCU的精密模拟微控.... 电子设计 发表于 03-30 11:11 • 1130次
通过变频PLL的VCO频率仿真测量获得更好的相位噪声 f PD的最大值受到限制；限制f PD的一件事是输入频率f OSC。通常，除非存在乘数，否则f PD.... 电子设计 发表于 03-24 15:27 • 3760次
基于单片机和无源三阶滤波器实现自适应式时钟源的应用方案 图1给出的锁相时钟源是单片机通过串行数字接口对锁相芯片内部的分频器进行设置，将需要的频率N次分频作为.... 电子设计 发表于 03-23 14:05 • 1106次
基于FPGA的CPLD半整数分频器设计方案 简要介绍了 CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和15的分频器的设计为例,介绍.... 发表于 03-22 16:52 • 266次
8位高性价比单片机EM78P447S的主要性能特点及应用 EM78系列单片机是台湾义隆电子股份有限公司采用CMOS工艺制造的8位高性价比单片机。该系列单片机一.... 电子设计 发表于 03-22 15:07 • 3467次
采用Altera Cyclone ||系列FPGA实现音频发生器的应用设计 EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进.... 电子设计 发表于 03-19 09:40 • 2012次
CPLD/FPGA的半整数分频器设计 简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5和1.5的分频器的设计为例，介绍.... 发表于 03-16 09:45 • 261次
因为偶数分频器过于简单，所以我们从奇数分频器开始说起8 01 奇数分频器 假设我们要实现一个.... FPGA之家 发表于 03-12 15:44 • 3679次
紧缺到什么地步了？32.768KHZ晶振现货盘一下！ 32.768KHZ是一个标准频率，晶振频率的应用参数主要包括尺寸、负载电容、频率偏差、应用范围这几个.... 西西 发表于 01-14 17:56 • 3380次
ADI针对汽车和工业传感器推出24GHz FMCW雷达收发器芯片解决方案 本文介绍了适于汽车和工业传感器应用的24GHz FMCW雷达收发器芯片组，ADF5904搭配IC (.... 电子设计 发表于 01-05 11:49 • 3720次
如何才能精通FPGA 1）熟悉语法，其实你不需要什么都会，但是要记住几个经典的时序，逻辑电路的描述方式。 2）熟悉三个经典.... 发表于 12-22 13:01 • 178次
实现高速复用数模转换器同步的方法详细说明 在很多发射应用中必须产生多路相对相位准确已知的模拟输出。在正交调制器中（图 1），I 和 Q 通道必.... 发表于 12-16 22:43 • 257次
使用verilog实现多功能数字时钟的设计资料说明 多功能数字钟是采用数字电路实现用数字显示时间的计时装置。主要由振荡器、分频器、计时器、译码显示及扩展.... 发表于 11-05 17:35 • 1155次
如何使用Quartus II开发环境和EDA实验箱实现分频器的设计 对于分频系数为 10 的分频器， 本例的输入时钟系统 50M 时钟（clk_50M）， 输出为十分频.... 发表于 10-28 08:00 • 1972次
LMK03000系列精密时钟调理器的性能及作用分析 LMK03000系列精密时钟调理器结合了抖动清除/修复，乘法和分配参考时钟的功能。这些器件集成了压控.... 发表于 10-26 11:14 • 541次
FPGA设计：采用74HC595的LED控制电路操作 1基础理论部分 1.1分频 分频，是的，这个概念也很重要。分频是指将一单一频率信号的频率降低为原来的.... 39度创意研究所 发表于 10-21 15:29 • 3680次
依据分频器计划时都是按恒阻抗法核算的原理，选用了先用规范电阻替代扬声器对分频网络进行调试，使之契合其.... 姚小熊27 发表于 09-26 09:29 • 8682次
基于SMIC0.18umCOMS工艺实现CMOS压控振荡器的设计 基于SMIC0.18umCOMS工艺，设计一种宽频低功耗低相位噪声的CMOS压控振荡器，电路采用差分.... 发表于 09-04 10:04 • 2501次
环路滤波器电阻值实现完整的 PLL 频率合成器所需的外部元件电路 除了很宽的频率覆盖范围、行业领先的相位噪声和极快的锁定时间之外，ADF5610 还具有其他特性，因此.... lhl545545 发表于 09-03 11:40 • 2282次
为了提高测量的精度，拓展单片机的测频范围，本设计采取了对信号进行分频的方法。设计中采用两片同步十进制.... lhl545545 发表于 08-21 14:43 • 5953次
利用PLL芯片ADF4360_4的本振信号源的参数和方案设计 锁相（Phase Lock）技术是一种相位负反馈频率控制技术，该技术在锁定时无剩余频差，并具有良好的.... 发表于 08-17 15:47 • 1340次
基可编程逻辑器件和数字锁相实现快速位同步系统的设计 在时分复接通信系统中，位同步是收、发两端的时钟频率必须同频、同相，这样在接收端才能正确地判决发送端送.... 发表于 07-30 18:02 • 685次
MC14017B 十进制计数器/分频器 7B是一款带有内置代码转换器的五级约翰逊十年计数器。通过使用约翰逊十年计数器设计获得高速操作和无尖峰输出。十个解码输出通常为低，并且仅在其适当的十进制时间段变高。输出变化发生在时钟脉冲的正向边沿。该器件可用于分频应用以及十进制计数器或十进制解码显示应用。 特性 全静态操作 直流时钟输入电路允许缓慢上升时间 执行级联输出 除以N计数 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 CD4017B的针脚更换 全部采用三重二极管保护输入 无铅封装可用* 电路图、引脚图和封装图... 发表于 04-18 21:54 • 976次
MC12026A 1.1 GHz双模预分频器 6是一款高频，低电压双模预分频器，用于锁相环（PLL）应用。 MC12026A可与需要正边沿的CMOS合成器配合使用，触发PLL中的内部计数器，以可编程的频率步长提供高达1.1 GHz的调谐信号。 分频比控制（SW）允许根据需要选择8/9或16/17分频比。模数控制（MC）在偏置SW后选择合适的分频数，以选择所需的分频比。 特性 1.1 GHz切换频率 供电电压4.5至5.5 V 低功率4.0 mA典型 工作温度范围-40°至85° C MC12026引脚与MC12022兼容 设置时间短（t set ）6.0 ns典型值@ 1.1 GHz 模数控制输入电平与标准CMOS和TTL兼容 无铅封装可用 电路图、引脚图和封装图... 发表于 04-18 21:54 • 334次
MC12080 1.1 GHz预分频器 0是单模数除以10,20,40,80预分频器，用于1.1 GHz高频输入信号的低功率分频。分频比控制输入SW1，SW2和SW3选择所需的分频比10,20,40或80. 需要外部负载电阻来终止输出。假设负载为8.0 pF时，建议使用820欧姆电阻实现1.2 V pp 输出摆幅，将1.1 GHz输入信号除以最小除以10的比率。输出电流可以根据输出频率，驱动的容性负载和所需的输出电压摆幅等条件进行最小化。对于1.1 GHz输入频率下的各种分频比，负载电阻的典型值包含在V out 规范中。 特性 1.1 GHz切换频率 供电电压4.5至5.5 V 低功耗3.7 mA典型值V CC = 5.0 V 工作温度范围-40°至85°C Pb-免费套餐可用 电路图、引脚图和封装图... 发表于 04-18 21:54 • 575次
MC12093 ÷·2 ÷·4 ÷·8,1.1 GHz低功耗预分频器 3是一款单模预分频器，用于1.1 GHz高频输入信号的低功率分频。 MOSAIC V（tm）技术用于在2.7 V的最小电源电压下实现6.75 mW的低功耗。片上输出端接提供输出电流以驱动2.0 pF（典型值）高阻抗负载。如果预分频器输出需要额外的驱动，可以从OUT引脚到GND并联一个外部电阻，以增加输出功率。必须注意不要超过输出的最大允许电流。分频比控制输入SW1和SW2选择所需的分频比为2,4或8.待机模式的特点是当待机引脚SB切换为低电平时，将电流消耗降至50 uA，从而禁用预分频器。 特性 1.1 GHz切换频率 电源电压2.7 V至5.5 Vdc 低功耗3.0 mA典型 工作温度-40至85°C 除以2，4或8由SW1和SW2引脚选择 片内终结 无铅封装可用 应用 通用时钟生成 电路图、引脚图和封装图... 发表于 04-18 21:54 • 267次
MC10EP139 3.3 V / 5.0 V ECL÷·2/4 ÷·4/5/6分频器 100EP139的低偏斜除以2/4，除以4/5/6时钟生成芯片，专为低偏移时钟生成应用而设计。内部分频器彼此同步，因此，公共输出边缘都精确对准。该器件可由差分或单端ECL驱动，如果使用正电源，则可由LVPECL输入信号驱动。此外，通过使用V BB 输出，正弦源可以交流耦合到器件中。如果要使用单端输入，则V BB 输出应连接到CLKbar输入，并通过0.01uF电容旁路至地。 公共使能（ENbar） ）是同步的，只有当内部时钟已经处于低电平状态时才会启用/禁用内部分频器。这可以避免在使能异步控制时启用/禁用器件时在内部时钟上产生欠幅脉冲的可能性。内部使能触发器在输入时钟的下降沿进行时钟控制，因此，所有相关的规范限制都以时钟输入的下降沿为参考。 启动时，内部触发器将达到随机状态;因此，对于使用多个EP139的系统，必须断言主复位（MR）输入以确保同步。对于仅使用一个EP139的系统，不需要执行MR引脚，因为内部分频器设计可确保除以2/4和单个器件的4/5/6输出之间的同步。所有V CC 和V EE 引脚必须外接电源才能保证正常工作。 100系列包含温度补偿。 特性 最大频率> 1.0 GHz典型 50ps输出输出偏差 PECL... 发表于 04-18 21:52 • 189次
MC10EP33 3.3 V / 5.0 V ECL÷·4分频器 100EP33是一个4分频器的集成分频器。差分时钟输入。 V BB 引脚是内部生成的电源，仅适用于此器件。对于单端输入条件，未使用的差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时，通过0.01 uF电容去耦V BB 和V CC ，并限制电流源或吸收至0.5mA。不使用时，V BB 应保持打开状态。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EP33。 100系列包含温度补偿。 特性 320ps传播延迟 最高频率> 4 GHz典型 PECL模式工作范围：V CC = 3.0 V至5.5 V，V EE = 0 V NECL模式工作范围：V CC = 0 V，V EE = -3.0 V至-5.5 V 打开输入默认状态 输入安全夹 Q输出将输入打开或V EE V BB 输出 无铅封装可用 应用 锁相循环 电路图、引脚图和封装图... 发表于 04-18 21:51 • 118次
MC10EL32 5.0 V ECL÷·2分频器 / 100EL32是一个由2分频器组成的分频器。差分时钟输入和V BB 允许器件的差分，单端或AC耦合接口。如果使用，应使用0.01 F电容将V BB 输出旁路至地。另请注意，V BB 仅用作EL32上的输入偏置，V BB 输出具有有限的电流吸收和源功能。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EL32。 100系列包含温度补偿。 特性 510ps传播延迟 3.0GHz切换频率 ESD保护：> 1 KV HBM，> 100 V MM PECL模式运行范围：V CC = 4.2 V至5.7 V，V EE = 0 V NECL模式工作范围：V CC = 0 V，V EE = -4.2 V至-5.7 V CLK（s）和R上的内部输入下拉电阻 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 湿度敏感度等级1 有关其他信息，请参阅应用说明AND8003 / D Flammabili评级：UL-94代码V-0 @ 1/8“，氧指数28至34 晶体管Count = 82个设备 应用 锁相循环 电路图、引脚图和封装图... 发表于 04-18 21:50 • 227次
MC10EL33 5.0 V ECL÷·4分频器 / 100EL33是一个集成的÷4分频器。差分时钟输入和V BB 允许器件的差分，单端或AC耦合接口。如果使用，应使用0.015F电容将V BB 输出旁路至地。另请注意，V BB 仅用于EL33上的输入偏置，V BB 输出具有有限的电流吸收和源功能。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EL33。 100系列包含温度补偿。 特性 650ps传播延迟 4.0GHz切换频率 ESD保护：> 1 KV HBM，> 100 V MM PECL模式运行范围：V CC = 4.2 V至5.7 V，V EE = 0 V NECL模式工作范围：V CC = 0 V，V EE = -4.2 V至-5.7 V CLK（s）和R上的内部输入下拉电阻 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 湿度敏感度等级1 有关其他信息，请参阅应用说明AND8003 / D Flammabili评级：UL-94代码V-0 @ 1/8“，氧指数28至34 晶体管计数= 95个设备 无铅封装可用 电路图、引脚图和封装图... 发表于 04-18 21:50 • 232次
MC100EP33 3.3 V / 5.0 V ECL÷·4分频器 信息 MC10 / 100EP33是一个由4分频器组成的分频器。差分时钟输入。 V 引脚是内部生成的电源，仅适用于此器件。对于单端输入条件，未使用的差分输入连接到V 作为开关参考电压。 V 也可以重新连接AC耦合输入。使用时，通过0.01 uF电容去耦V 和V ，并限制电流源或吸收至0.5mA。不使用时，V 应保持开路。复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EP33。 100系列包含温度补偿。 320ps传播延迟 最大频率> 4 GHz典型 PECL模式工作范围：V = 3.0 V至5.5 V，V = 0 V NECL模式工作范围：V = 0 V且V = -3.0 V至-5.5 V 打开输入默认状态 输入上的安全钳 Q输出打开或V V 输出 无铅封装可用 电路图、引脚图和封装图... 发表于 04-18 21:05 • 116次
NBSG53A 具有复位和OLS的2.5 V / 3.3 V可选差分时钟/数据D触发器/时钟分频器 A是一个多功能差分D触发器（DFF）或固定2分频（DIV / 2）时钟发生器。这是GigaComm高性能硅锗产品系列的一部分。提供可绑定的控制引脚以在两个功能之间进行选择。该器件采用扁平4x4 mm 16引脚倒装芯片BGA（FCBGA）封装。 NBSG53A是一款具有数据，时钟，OLS，复位和选择输入的器件。差分输入采用内部50欧姆端接电阻，可接受NECL（负ECL），PECL（正ECL），CMOS，CML或LVDS。 OLS输入用于在五个不连续的步骤中编程0到800 mV之间的峰峰值输出幅度。 RESET和SELECT输入是单端的，可以使用LVECL或LVCMOS输入电平驱动。 数据在时钟的上升沿传输到输出。 NBSG53A的差分时钟输入允许器件也用作负边沿触发器件。 特性 最大输入时钟频率（DFF）> 8 GHz典型值 最大输入时钟频率（DIV / 2）> 10 GHz典型 210 ps典型传播延迟（OLS = FLOAT） 45 ps典型上升和下降时间（OLS = FLOAT） 可选输出电平（0 V，200 mV，400 mV，600 mV或800 mV峰峰值输出） 50Ω内部输入端接电阻 DIV / 2模式（选择低电平有效）... 发表于 04-18 21:05 • 272次
NB7V32M 1.8 V / 2.5 V 10 GHz÷·2时钟分频器 带CML输出 M是具有异步复位功能的差分2分频时钟分频器。差分时钟输入包含内部50欧姆端接电阻，可接受LVPECL，CML和LVDS逻辑电平。 NB7V32M产生输入时钟的2分频输出副本，工作频率高达10GHz，抖动最小。复位引脚在上升沿置位。上电时，内部触发器将达到随机状态; Reset允许在系统中同步多个NB7V32M。 16mA差分CML输出提供匹配的内部50欧姆端接，当外部接收器以50欧姆端接至VCC时，可确保400mV输出摆幅。 NB7V32M是NB7L32M 2.5V / 3.3V的1.8V / 2.5V版本，采用扁平3mm x 3mm 16引脚QFN封装。 特性 最大输入时钟频率> 10 GHz，典型值 随机时钟抖动... 发表于 04-18 21:05 • 238次
NB7N017M 带CML输出的8位分频器 7M是一款高速8位双模可编程分频器/预分频器，具有16 mA CML输出，能够在大于3.5 GHz的输入频率下进行切换。 CML输出结构包含到VCC的内部50欧姆源端接电阻。该器件可为VCC产生400 mV输出幅度，50欧姆接收电阻。这种I / O结构可以在50欧姆系统中轻松实现NB7N017M。 差分输入包含50欧姆的VT焊盘终端电阻，所有差分输入接受RSECL，ECL，LVDS，LVCMOS，LVTTL和CML。内部，NB7N017M使用大于3.5 GHz的8位可编程降压计数器。选择引脚SEL用于在两个字Pa（0：7）和Pb（0：7）之间进行选择，它们分别存储在REGa和REGb中。两个并行加载引脚PLa和PLb分别用于加载电平触发编程寄存器REGa和REGb。可提供差分时钟使能CE引脚。 NB7N017M提供差分输出TC。当计数器达到全零状态时，终端计数输出TC在一个时钟周期内变为高电平。为降低输出相位噪声，TC通过上升沿触发锁存器重新定时。 特性 最大输入时钟频率> 3.5 GHz典型值 50欧姆内部输入和输出端接电阻器 所有单端控制引脚兼容CMOS和PECL / NECL 使用REGa和REGb中存储的两个单端字，Pa和... 发表于 04-18 21:05 • 240次
NB7V33M 时钟分频器 ÷4,10 GHz 1.8 V / 2.5 V 带CML输出 M是一个带有异步复位的差分4分频时钟分频器。差分时钟输入包含内部50欧姆端接电阻，可接受LVPECL，CML和LVDS逻辑电平。 NB7V33M产生一个输入时钟的div 4输出副本，工作频率高达10GHz，抖动最小。复位引脚在上升沿置位。通电后，内部触发器将达到随机状态。 Reset允许在系统中同步多个NB7V33M。 16mA差分CML输出提供匹配的内部50欧姆端接，当外部接收器以50欧姆端接到VCC时，提供400mV输出摆幅。 NB7V33M是NB7V32M（div 2）的div 4版本，采用扁平3mm x 3mm 16引脚QFN封装。 NB7V33M是GigaComm系列高性能时钟产品的成员。 特性 最大输入时钟频率> 10 GHz，典型值 260 ps典型传播延迟 35 ps典型上升和下降时间 差分CML输出，400 mV peaktopeak，典型 内部50欧姆输入端接电阻器 随机时钟抖动... 发表于 04-18 21:05 • 470次
MC100EL33 5.0 V ECL÷·4分频器 信息 MC10EL / 100EL33是一个集成的÷4分频器。差分时钟输入和V 允许器件的差分，单端或AC耦合接口。如果使用，应使用0.015F电容将V 输出旁路至地。另请注意，V 仅用作EL33的输入偏置，V 输出具有有限的电流吸收和源功能。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EL33。 100系列包含温度补偿。 650ps传播延迟 4.0GHz切换频率 ESD保护：> 1 KV HBM，> 100 V MM PECL模式工作范围：V = 4.2 V至5.7 V，V = 0 V NECL模式工作范围：V = 0 V，V = -4.2 V至-5.7 V 内部输入下拉CLK（s）和R上的电阻 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 湿度敏感度等级1 有关其他信息，请参阅应用说明AND8003 / D 可燃性等级：UL-94代码V-0 @ 1/8“，氧指数28至34 晶体管数= 95器件 无铅封装可用... 发表于 04-18 20:59 • 250次
NB7L32M ÷·2分频器 带CML输出 M是一款集成/ 2分频器，具有差分时钟输入和异步复位。 差分时钟输入采用内部50Ω端接电阻，可接受LVPECL（正ECL），CML或LVDS。高频复位引脚在上升沿有效。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个NB7L32M。 差分16 mA CML输出提供匹配的内部50Ω端接，当外部接收器端接50Ω至VCC时，可保证400 mV输出摆幅（见图16） 。 该器件采用小型3x3 mm 16引脚QFN封装。 特性 最大输入时钟频率14 GHz典型 200 ps最大传播延迟 30 ps典型的上升和下降时间... 发表于 04-18 20:58 • 288次
NB6N239S 3.3 V任何差分时钟到LVDS ÷·1/2/4/8和÷·2 / 4/8/16时钟分频器 9S是一款高速，低偏移时钟分频器，带有两个分频电路，每个分频电路具有可选择的时钟分频比; Div1 / 2/4/8和Div 2/4/8/16。两个分压器电路都驱动LVDS兼容输出。 NB6N239S是ECLinPS MAX TM 系列高性能时钟产品的成员。 特性 最大时钟输入频率，3.0 GHz（ 1.5 GHz与Div 1） 输入与LVDS / LVPECL / CML / HSTL兼容 120ps典型的上升/下降时间 发表于 04-18 20:58 • 206次
MC100EL32 5.0 V ECL÷·2分频器 信息 MC10EL / 100EL32是一个由2分频器组成的分区。差分时钟输入和V 允许器件的差分，单端或AC耦合接口。如果使用，应使用0.01 F电容将V 输出旁路至地。另请注意，V 仅用作EL32的输入偏置，V 输出具有有限的电流吸收和源功能。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EL32。 100系列包含温度补偿。 510ps传播延迟 3.0GHz切换频率 ESD保护：> 1 KV HBM，> 100 V MM PECL模式工作范围：V = 4.2 V至5.7 V，V = 0 V NECL模式工作范围：V = 0 V，V = -4.2 V至-5.7 V 内部输入下拉CLK（s）和R上的电阻 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 湿度敏感度等级1 有关其他信息，请参阅应用说明AND8003 / D 可燃性等级：UL-94代码V-0 @ 1/8“，氧指数28至34 晶体管数= 82个设备 ... 发表于 04-18 20:53 • 221次
MC10EP32 3.3 V / 5.0 V ECL÷·2分频器 100EP32是一个集成的2分频器，具有差分CLK输入。 V BB 引脚，一个内部产生的电源，仅适用于该器件。对于单端输入条件，未使用的差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时，通过0.01μF电容去耦V BB 和V CC ，并限制电流源或吸收至0.5mA。不使用时，V BB 应保持打开状态。 复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EP32。 100系列包含温度补偿。 特性 350ps典型传播延迟 最高频率> 4 GHz典型 PECL模式工作范围：V CC = 3.0 V至5.5 V V EE = 0 V NECL模式工作范围：V CC = 0 V V EE = -3.0 V至-5.5 V 打开输入默认状态 输入的安全钳位 Q输出将在输入打开或V EE 无铅封装可用 应用 减少替代CMOS和TTL技术的系统时钟偏差。 电路图、引脚图和封装图... 发表于 04-18 19:13 • 337次
MC100EP32 3.3 V / 5.0 V ECL÷·2分频器 信息 MC10 / 100EP32是一个集成的2分频器，带有差分CLK输入。 V 引脚，一个内部产生的电源，可用于这个设备只。对于单端输入条件，未使用的差分输入连接到V 作为开关参考电压。 V 也可以重新连接AC耦合输入。使用时，通过0.01μF电容去耦V 和V ，并限制电流源或吸收至0.5mA。不使用时，V 应保持开路。复位引脚是异步的，并在上升沿置位。上电时，内部触发器将达到随机状态;复位允许在系统中同步多个EP32。 100系列包含温度补偿。 350ps典型传播延迟 最大频率> 4 GHz典型 PECL模式工作范围：V = 3.0 V至5.5 V V = 0 V NECL模式工作范围：V = 0 V ，其中V = -3.0 V至-5.5 V 打开输入默认状态 输入安全钳位 Q输出打开或V 无铅封装可用时默认为低电平 电路图、引脚图和封装图... 发表于 04-18 18:59 • 209次
MC14521B 24级分频器 1B由一系列24个触发器组成，其输入电路允许三种工作模式。输入将用作晶体振荡器，RC振荡器或外部振荡器的输入缓冲器。每个触发器将前一个触发器的频率除以2，因此该部分将计数到2 24 = 16,777,216。计数在时钟的负前沿上前进。最后七个阶段的输出可用于增加灵活性。 特性 所有阶段都可重置 复位禁用RC振荡器以实现低待机功耗 RC和晶体振荡器输出能够驱动外部负载 测试模式以缩短测试时间 V DD '和V SS '晶体振荡器逆变器上的引脚，允许连接外部电阻器以实现低功耗操作 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功耗TTL负载或一个低功耗肖特基TTL负载。 无铅封装可用 电路图、引脚图和封装图... 发表于 04-18 18:54 • 387次