Xilinx 3D IC技术简介
跨Die约束？SLR？SSI？这些是使用UltraScale+/V7常见的概念，但是这些概念到底什么意思？有什么联系？下面我们从根本上去解释这些概念。
SSI技术-从概念到现实
SOC和NOC概念传统的SoC现在很常见，现在用的手机CPU等都是采用这种方式，常见的架构如下：
系统采用总线互连结构，多核间的通讯问题已经成为制约系统性能提升的主要瓶颈。 NOC的概念提出来很多年了，但是使用该总线的IC相对很少，但是最近几年兴起的RISC-V或许会在未来更多的应用这一总线。NoC是指在单芯片上集成大量的计算资源以及连接这些资源的片上通信网络，如图1所示。NoC包括计算和通信两个子系统，计算子系统完成广义的“计算”任务。 PE既可以是现有意义上的CPU、SoC，也可以是各种专用功能的IP核或存储器阵列、可重构硬件等；通信子系统（图中由Switch组成的子系统）负责连接PE，实现计算资源之间的高速通信。通信节点及其间的互连线所构成的网络被称为片上通信网络（On-Chip Network， OCN），它借鉴了分布式计算系统的通信方式，用路由和分组交换技术替代传统的片上总线来完成通信任务（参考：http://www.elecfans.com/d.html）。 通过上面的两个总线基础，对于Xilinx采用的3D IC概念的理解就不是很难了。 介绍参考：WP380 随着FPGA在系统设计中的地位越来越重要，设计变得越来越庞大和复杂，对逻辑容量和片上资源的要求也越来越高。到目前为止，FPGA主要依靠摩尔定律来满足这一需求，每一代新工艺都能提供近两倍的逻辑容量。然而，要跟上当今高端市场的需求，摩尔定律所能提供的还远远不够。 FPGA技术最积极的使用者渴望采用每一代FPGA中容量最高、带宽最高的器件。然而，供应商在产品生命周期的早期构建此类FPGA的挑战可能会限制其提供客户生产运行所需设备数量的能力。这是因为实现可重编程技术的电路开销对最大的FPGA的可制造性产生了负面影响。在新工艺节点的早期阶段，当缺陷密度较高时，随着模具尺寸的增大，模具成品率急剧下降。随着制造工艺的成熟，缺陷密度下降，大型模具的可制造性显著提高。 因此，虽然最大的FPGA在产品推出时供不应求，但随着时间的推移，它们的数量最终会满足最终客户的数量需求。为了应对可编程的需求，一些领先的客户向Xilinx提出挑战，要求Xilinx在产品推出后尽快用最大的fpga支持其批量生产需求。 例如，电信市场需要集成数十个串行收发器的FPGA，以提供高信号完整性。设备还需要提供广泛的互连逻辑和块RAM，用于数据处理和流量管理，同时保持当前的外形尺寸和电源。为了获得先发制人的优势，设备制造商希望尽快增加新产品的制造。 Xilinx以一种创新的方法响应了这些要求，构建了带宽和容量等于或超过最大单片FPGA芯片的FPGA芯片，具有较小芯片的制造和上市时间优势，以加快批量生产。SSI技术实现了这些优势，它使用带有微泵的无源硅插入器和通过硅通孔（TSV）将多个高度可制造的FPGA芯片片（称为超级逻辑区（SLR））组合在一个封装中。该技术还允许不同类型的芯片或硅工艺在插入器上互连。这种结构称为异构FPGA。 互连多个FPGA的挑战 SSI技术解决了先前阻碍将两个或多个FPGA的互连逻辑结合起来以创建用于实现复杂设计的更大的“虚拟FPGA”的尝试的挑战。这些挑战包括： •信号在FPGA之间传递的延迟限制了性能。 •使用标准设备I/O在多个FPGA之间创建逻辑连接会增加功耗。 关键挑战：有限的连通性 片上系统（SoC）设计由数百万个门电路组成，这些门电路由多条总线、复杂的时钟分配网络和大量的控制信号组成。在多个FPGA之间成功地划分SoC设计需要大量的I/O来实现跨越FPGA之间间隙的网络。由于SoC设计包括1024位宽的总线，即使针对最高可用管脚数的FPGA封装，工程师也必须使用数据缓冲和其他设计优化，这些优化对于实现高性能总线和其他关键路径所需的数千个一对一连接效率较低。 封装技术是造成这种I/O限制的关键因素之一。目前最先进的软件包提供大约1200个I/O引脚，远远低于所需的I/O总数。 在芯片级，I/O技术还存在另一个限制，因为I/O资源的扩展速度与每个新进程节点的互连逻辑资源的扩展速度不同。当与用于在FPGA的核心构建可编程逻辑资源的晶体管相比时，构成器件I/O结构的晶体管必须大得多，以提供芯片到芯片I/O标准所需的电流和电压。因此，增加芯片上标准I/o的数量对于提供用于组合多个FPGA芯片的连接来说不是一个可行的解决方案。 关键挑战：延迟过大 延迟增加是多FPGA方法的另一个挑战。对于跨多个FPGA的设计，标准设备I/O会施加管脚到管脚的延迟，从而降低整体电路性能。此外，在标准I/O上使用时域复用（TDM）通过在每个I/O上运行多个信号来增加虚拟管脚计数，这会带来更大的延迟，从而使I/O速度降低4倍到32倍或更多。这些降低的速度对于ASIC原型设计和仿真来说通常是可以接受的，但是对于最终产品应用来说通常太慢。 关键挑战：Power Penalty TDM方法也会导致更高的功耗。当用于在多个FPGA之间的PCB线路上驱动数百个封装到封装的连接时，与在单片芯片上连接逻辑网络相比，标准设备I/O引脚的功耗损失很大。 类似地，多芯片模块（MCM）技术为在单个封装中集成多个FPGA芯片提供了潜在的形状因子缩减优势。然而，MCM方法仍然受到限制I/O计数以及不期望的延迟和功耗特性的限制。 关键挑战：高速串行连接的信号完整性 特别是在高速串行I/O连接很常见的通信应用中，信号完整性差可能成为实现设计关闭的主要瓶颈。FPGA必须提供适当的收发器信号保真度，否则必须花费无数的时间来优化I/O参数、修改PCB设计和执行通道优化以获得设计成功。对于某些要求线速率超过25Gb/s的应用程序，提供足够的信号完整性是一项非常重要的任务。 Xilinx SSI技术为了克服这些限制，Xilinx开发了一种新的方法，用于构建高容量和高性能fpga的生产量。新的解决方案通过提供更多的连接来实现多个芯片之间的高带宽连接。与多FPGA或MCM方法相比，它还具有更低的延迟和显著更低的功耗，同时能够在单个封装中集成大量的互连逻辑、收发器和片上资源。 在FPGA系列的密度范围内，中密度器件代表了“最佳点”。也就是说，与上一代器件相比，它们在芯片尺寸上提供的容量和带宽明显更大，在FPGA产品生命周期中可以比同一系列中的最大器件更早交付。因此，通过在单个器件中组合多个这样的芯片，可以匹配或超过最大的单片器件所提供的容量和带宽，但是具有较小芯片的制造和体积比优势。 Xilinx以创新的方式应用了几种成熟的技术，从而实现了这样一种解决方案。通过将TSV和微泵技术与其创新的ASMBL相结合，体系结构方面，Xilinx正在构建一种新的FPGA，它提供满足可编程需求所需的容量、性能、能力和功率特性。通过无源插入器，Xilinx SSI技术结合了多个FPGA。插入器提供数万个芯片到芯片的连接，以实现超高的互连带宽，功耗低得多，延迟为标准I/O的五分之一。 硅插入层最初是为各种芯片堆叠设计方法而开发的，它提供了模块化设计灵活性和高性能集成，适用于广泛的应用。硅插入器作为基于硅制造工艺（例如，65 nm或45 nm工艺）的互连载体，在该工艺上多个芯片并排设置并互连。SSI技术避免了由于将多个FPGA芯片堆叠在彼此或MCM上而导致的功耗和可靠性问题。 与有机或陶瓷基板相比，在mcm中，硅插入层提供了更精细的互连几何结构（约20倍密集的线间距）以提供设备级互连层次结构，支持10000多个管芯到管芯的连接。 用微泵制作用于叠层硅集成的FPGA芯片片Xilinx SSI技术的基础是公司专有的ASBL体系结构，一种模块化结构，包括以实现可配置逻辑块（CLB）、块RAM、DSP片、SelectIO等关键功能的瓷砖形式的Xilinx FPGA构建块。SelectIO和串行收发器。 这些资源被组织成列，然后组合起来创建一个FPGA。通过改变柱的高度和排列，可以创建各种各样的设备来满足不同的市场需求（图2）。FPGA包含用于生成时钟信号和用位流数据编程SRAM单元的附加块，位流数据配置设备以实现最终用户期望的功能。 从基本的ASMBL体系结构构造开始，Xilinx引入了三个关键的修改，它们支持堆叠硅集成。首先，每个芯片片接收自己的时钟和配置电路。然后对布线结构进行了修改，使其能够绕过传统的并行和串行I/O电路，通过芯片表面的钝化直接连接到FPGA逻辑阵列中的布线资源。 最后，每个单反相机都要经过额外的加工步骤来制造微泵，将芯片连接到硅衬底上。正是这一创新使得连接的数量大大增加，延迟大大降低，功耗也大大低于使用传统I/O（每瓦特的SLR到SLR连接带宽是标准I/O的100倍）。 带TSV的硅插入器无源硅插入器将多个FPGA SLR互连在一起。它是建立在一个低风险，高产量的65nm工艺，并提供四层金属化建设数以万计的记录道，连接多个FPGA芯片的逻辑区域。 组装好的芯片组的“X射线视图”的概念。它包含一个由四个FPGA单反并排安装在无源硅插入器上的堆栈（底视图）。插入器被显示为透明的，以便能够看到由硅插入器上的记录道连接的FPGA SLR（不按比例）。 TSV与可控折叠芯片连接（C4）焊点相结合，使Xilinx能够使用倒装芯片组装技术将FPGA/插入器堆栈安装在高性能封装基板上（见图1）。粗间距TSV提供了封装和FPGA之间的连接，用于并行和串行I/O、电源/接地、时钟、配置信号等。 这项SSI技术包括许多正在申请专利，通过10000多个设备规模的连接，提供每秒数TB的芯片间带宽，足以满足最复杂的多模设计。Xilinx正在使用这项新技术来支持Virtex-7 fpga家族的几个成员。 异种模具的SSI技术除了在硅插入器上集成同质单反外，SSI技术还可以集成不同类型的芯片。在图6中，Virtex-7 H870T FPGA通过硅插入器将三个SLR以及单独的28G收发电路连接在一起。由于SLR和28Gb/s收发器电路代表不同的硅工艺和功能，Virtex-7HT FPGA是世界上第一个异构体系结构，它是由异构芯片并排放置组成的FPGA，可以作为一个集成设备运行。 将数字FPGA与收发器物理分离的关键好处之一是噪声隔离。这确保了尽可能低的抖动和噪声，以简化设计关闭和降低电路板成本。 将28G收发器与SLR分离是异构体系结构如何为特定应用实现最佳结果的一个示例。因为收发器是复杂的模拟电路，在单片设备上实现它们需要更复杂的设计方法。作为一个单独的片，28G电路是为最大可能的容量和最佳可能的性能和功率，而不损害数字逻辑的功能。 异构体系结构的另一个好处是能够为传统的FPGA资源提供不同比率的收发器。Virtex-7 HT FPGA具有多达16个28G收发器，实现了前所未有的集成，处于高带宽设计的前沿。 Virtex-7系列表1所示的支持SSI的设备提供了前所未有的FPGA功能。这些设备提供多达：2000000个逻辑单元；68 Mb块RAM；5335gmacs的DSP性能；1200个SelectIO引脚，支持1.6Gb/s LVDS并行接口；2784Gb/s聚合双向带宽。 表1：Virtex-7 FPGA FPGAsPart Numbers Virtex-7 TXC7V585T、XC7V2000T Virtex-7 XTXC7VX330T、XC7VX415T、XC7VX485T、XC7VX550T、XC7VX690T、XC7VX1140T Virtex-7 HTXC7VH580T、XC7VH870T 基于SSI技术的FPGA设计利用SSI技术，设计人员创建和管理单个设计项目。这是一个非常重要的优势，因为跨多个FPGA划分大型设计会带来许多复杂的设计挑战，这些挑战不适用于单片实现。 单片FPGA设计流程中的典型步骤包括： •创建高级描述 •综合成与硬件资源匹配的RTL描述 •执行物理位置和路线 •估计时间并调整时间结束的设计 •生成bit流以编程FPGA 当使用多个FPGA时，设计人员（或设计团队）必须在整个FPGA中划分网络表。使用多个网表意味着打开和管理多个项目，每个项目都有自己的设计文件、IP库、约束文件、打包信息等。 多个FPGA设计的时序关闭也可能是非常具有挑战性的。 计算和调整通过板到其他FPGA的传播延迟带来了新的复杂问题。同样地，在多个FPGA中通过多个部分网表调试设计可能是极其复杂和困难的。 相比之下，SSI技术路由对用户是透明的。用户使用一个标准的合成和定时闭包流执行单个设计的启动和调试。为了加速集成和实现这种容量的设备（超过200万个逻辑单元），Xilinx引入了Vivado 设计套件-一个开发环境，旨在支持当前和未来的高容量设备。 应用采用SSI技术的Xilinx-Virtex-7型FPGA突破了单片FPGA的局限性，在一些最苛刻的应用中扩展了其价值。例如，Virtex-7系列是下一代电信和网络系统的理想选择，在下一代电信和网络系统中，数十个串行收发器被用来实现灵活的， 单个FPGA解决方案。这些设备也非常适合在ASIC原型中使用，可以作为预生产和/或初始生产ASIC的替代品。Virtex-7系列还为科学、石油和天然气、金融、航空航天和国防以及生命科学应用提供灵活、可扩展、定制的高性能计算解决方案。 FPGA架构中固有的并行性非常适合于高吞吐量处理和软件加速。对多种高速并行和串行连接标准的支持使计算和通信系统得以融合。在航空航天和国防领域，采用SSI技术的FPGA提供的高收发信机数量和数千个DSP处理元件使先进的雷达实现成为可能。 SSI技术-从概念到现实Xilinx在创建SSI技术时采用的开发策略始于广泛的建模和随后创建的一系列测试设备或测试车辆，用于设计支持、可制造性和可靠性验证。 这些测试车辆和应力模拟模型显示了叠层硅技术的另一个优势。与单片解决方案相比，硅插入器起到了缓冲作用，降低了低K介电应力，提高了C4凸点可靠性。 对芯片堆热影响的大量模拟和研究表明，采用SSI技术的器件的热性能与单片器件相当。 经过近六年的广泛研究和开发，Xilinx于2011年9月推出了世界上容量最高的FPGA，Virtex-7 2000T器件，该器件采用SSI技术。2012年5月，Xilinx发布了世界上第一款异构设备Virtex-7 H580T，该设备采用28G收发器，针对Nx100G有线通信应用（见Xilinx新闻稿：http://press.xilinx.com/phoenix.zhtml？c=212763&p=RssLanding&cat=news&id=17 00586）。 跨SLR处理跨SLR的长线数量是有限的，需要从一个SLR的特殊的地方有入口，需要先打拍从逻辑的FF在SLR内部走线到SLR的入口附近的FF，然后过这个长线到接收FF，然后再走线到真实的接收逻辑（群内大佬指点）。 所以跨SLR处理需要一个专门的寄存器打拍，每个SLR之间有一个专门用来跨die用的寄存器。 总结作为唯一一家将SSI技术应用于超大容量和收发带宽FPGA的FPGA制造商，Xilinx在系统级集成领域取得了重大突破。SSI技术使Xilinx能够提供最高的逻辑密度、带宽和片上资源，并在每个进程节点以最快的速度实现批量生产。 使用SSI技术实现的FPGA进行设计要比另一种设计简单得多。灵活的工具流支持设计闭包自动化，同时允许用户交互以实现更高的性能。 Xilinx目前正在运送世界上容量最高的FPGA-Virtex-7 2000T设备，以及世界上第一个异构FPGA-Virtex-7 H580T，两者均采用SSI技术。有关更多信息，请访问www.xilinx.com/virtex7。 参考资料https://www.xilinx.com/products/silicon-devices/3dic.html https://www.xilinx.com/publications/white-papers/3d-ic-in-3d-fpgas.pdf 对于IC工艺上一些概念深入不多，如有问题，欢迎指正。 编辑：jq浅谈电机控制中的MCU选型 通讯模块用于单片机跟外部进行信息传输，比如串口通讯模块，可以支持上位机跟单片机之间的通讯，像串口程序.... 发表于 06-30 12:27 •
下一个级别，TrustFLEXv，提供了使用客户选择的证书颁发机构的灵活性，同时仍然受益于预配置.... 星星科技指导员 发表于 06-30 10:57 •
Arria 10 SoC确保系统设计满足现在和未来性能要求 借助 Arria 10 SoC，您可以通过将 GHz 级处理器、FPGA 逻辑和数字信号处理 （.... 星星科技指导员 发表于 06-30 09:50 •
最近两年RISC-V很火，主要原因还是因为这个处理器是开源的。目前市面上也有有很多的书籍讲RISC-V的原理和架... 发表于 06-29 21:36 • 676次
需要需求可追溯性的五个主要原因 这为考虑Spec-Tracer改进变更管理、促进更好的项目管理以及提供组织、连接和跟踪 FPGA 开.... 发表于 06-29 09:21 • 121次
简要介绍Modelsim软件做功能仿真的步骤 1、主要介绍Modelsim的安装和使用安装流程双击ModelSimSetup-14.1.0.186-windows.exe，开始安装Altera免费的Modelsim，选择... 发表于 06-28 17:15 • 5949次
基于 FPGA 的快速原型开发平台作为一个周期精确的软件开发平台，能够连接到现实世界的接口以运行.... 星星科技指导员 发表于 06-28 16:04 •
先进FPGA开发工具中的时序分析 1. 概述 对于现今的FPGA芯片供应商，在提供高性能和高集成度独立FPGA芯片和半导体知识产权（I.... 发表于 06-28 15:54 • 282次
整个过程是一系列连续的改进，从快速 TLM 模型开始，在可用时添加更多硬件细节，同时保持足够快的.... 星星科技指导员 发表于 06-28 15:42 • 131次
集成嵌入式平台加速了SoC和嵌入式系统的软件调试和启动 这种跨学科的早期研究改进了设计硬件并加速了 SoC 和嵌入式系统的软件调试和启动。软件开发人员和.... 星星科技指导员 发表于 06-28 15:31 • 1234次
不仅如此，32 位 ARM 生态系统提供了统一的结构，使代码搜索变得更加容易，并使嵌入式软件商店.... 星星科技指导员 发表于 06-28 15:11 • 101次
FPGA不断发展以满足不断变化的计算需求 通用 FPGA 可在逻辑利用率上节省 50% 的典型逻辑，并类似地减少延迟，因此可以轻松支持浮点功能.... 发表于 06-28 14:25 • 138次
重新构想的短距离无线应用程序具有远超蓝牙的性能 业界从蓝牙向以 UWB 为中心的短距离无线设备的转变需要在设计和测试/认证过程方面发生一些变化。.... 发表于 06-28 11:05 • 134次
Labview FPGA能否调用DLL文件？ 硬件：NI-USB7845R软件：Labview由于实验室设备变动，只能用很贵的7845R，支持FPGA功能。但是我不需要用到FP... 发表于 06-27 17:27 • 1324次
中科亿海微：芯有灵犀 智创未来，世界FPGA珠峰攀登者 中科院团队：托举行业新星 中科亿海微电子科技（苏州）有限公司（企业官网：http://www.ehi.... 发表于 06-27 14:16 • 447次
parameter关键字定义模块特定的参数，该参数在特定模块实例的范围生效。参数用于为模块实例提供不.... FPGA之家 发表于 06-26 10:46 • 275次
硅认证RF IP加速多协议无线SoC的可用性 无线连接在各种物联网设计中持续增长，这需要无线 SoC 设备中更高水平的集成。这反过来又与 IP.... 发表于 06-24 14:40 • 316次
LVDS电平以及LVDS25电平能否约束到这个BANK上呢？ 当两个banks的I/O口作为LVDS电平时，HR banks的I/O电压VCCO只能为2.5V，H.... FPGA设计论坛 发表于 06-24 11:28 • 279次
本文中概述的射频收发器芯片展示了这些半导体无线电解决方案如何在缩小物理尺寸的同时显着扩展功能。此.... 星星科技指导员 发表于 06-24 10:34 • 3584次
BNN 可以检测多达十个 1 秒的关键短语，非常适合通过语音进行 HMI。为了提高检测精度，仅在.... 星星科技指导员 发表于 06-24 10:09 • 584次
【高云半导体Combat开发套件试用体验】之示例工程编译 使用gw2a18_test工程，编译报错：ERROR (PJ0007) : Please validate Synthesis Tool is GowinSynthesis, or install... 发表于 06-23 17:26 • 657次
系统和设备制造商经常被问到的一个问题是，为什么他们的系统默认不安装终端电阻和偏置电阻。从上面的讨.... 星星科技指导员 发表于 06-23 15:37 • 183次
【高云半导体Combat开发套件试用体验】FPGA基本语法及Combat使用小技巧 FPGA常用的基本类型wire、reg和parameter。wire：线网型数据，表示硬件单元之间的物理连线，是verilog中默认的数据类型，由a... 发表于 06-23 14:51 • 1620次
LDPC 的研究将继续进行，我们可以期待这些代码在不同的通信场景中会发现更多的适用性。我们很可能.... 星星科技指导员 发表于 06-23 14:10 • 189次
本文所述的5G技术器件适用于通信应用，支持实现适合5G开发的低成本器件，尤其是实现O-RAN O-R.... 要长高 发表于 06-23 11:33 • 4109次
PCIe 设计对设计人员提出了重大挑战。对接口的要求各不相同，具体取决于 PCIe 设备是否必须.... 星星科技指导员 发表于 06-23 10:42 • 220次
为什么要学习FPGA？前景好？薪酬高？没有所谓的中年危机？国家政策大力扶持？为国家技术发展贡献力量？.... 明德扬吴老师 发表于 06-23 08:33 • 519次
基于SX1280收发器的2.4GHz频段节点硬件参考设计 用于LoRa Basics 2.4GHz调制解调器的SX1280开发套件是一款全球可互操作的终端节点.... 芯情观察猿 发表于 06-23 08:28 • 1941次
四个并行多速率光学数据通道，每个通道都承载 1-10.55 Gbps 全双工，共享电缆并终止于四.... 星星科技指导员 发表于 06-22 16:48 • 266次
在设计过程中，各种考虑因素发挥了特殊作用：指定 FPGA 的 I/O 接口、识别不同的时钟域、定.... 星星科技指导员 发表于 06-22 16:36 • 214次
设计一个滤波器或放大器，以便数字电路可以调整其所有重要的电气特性，这似乎是一种过度杀伤力。但它可以在.... 要长高 发表于 06-22 16:02 • 1348次
在SpinalHDL里实现优雅的添加待跟踪波形信号 在FPGA的开发过程中，在线抓取波形往往是终极调试大法。而如何抓取信号，相信做逻辑开发的小伙伴都是轻车熟路，张口就来，无... 发表于 06-22 14:37 • 438次
第一种架构（无特定名称）是围绕一个具有NAND门和锁存器的逻辑单元设计的，每个逻辑单元通过本地互连进.... FPGA之家 发表于 06-22 09:41 • 103次
本设计相位累加器设定为32位，正弦表数据为8位，因此在ROM查找表里的容量为232×8=34，359.... 要长高 发表于 06-21 10:54 • 2569次
现代PLD的核电源为内部多数电路供电，所消耗的功率也最高。每一次新工艺的出现，都会产生新的核电源要求.... FPGA之家 发表于 06-21 09:54 • 2405次
该工具套件支持对生成的虚拟引擎进行编译、检查和错误检测、性能预测、分析、调试和可视化。它支持目标.... 星星科技指导员 发表于 06-21 09:15 •
FPGA 深度开发课程 主题 1：VIVADO 开发流程和资源评估 学习目标： 1、掌握 VIVADO 开发流程 2、掌.... 发表于 06-21 06:50 •
xilinx core generator里面的block ram介绍 CORE Generator里有很多的IP核，适合用于各方面的设计。一般来说，它包括了：基本模块，通.... FPGA设计论坛 发表于 06-20 17:21 • 265次
【高云半导体Combat开发套件试用体验】开箱及开发准备工作 开箱后用了一个大静电袋装着开发板和一根Micro USB线，没有电源线（DC5521），我的并没有出现其他坛友亚克力板破损的情况，... 发表于 06-20 16:37 • 1995次
需要门级验证：FPGA 和 ASIC 一样需要设计级验证。但是，FPGA 在门级不是细粒度的，因此它.... 要长高 发表于 06-20 16:13 • 686次
FPGA-串口通信模块（含IP核） ARTIX-xlinx 版本FPGA 串口通信模块（含IP核） 发表于 06-20 11:07 •
在仿真平台中，VIP 不应与特定的仿真器绑定。在仿真平台中，不应将 VIP 绑定到仿真器。同样，.... 星星科技指导员 发表于 06-20 11:06 • 220次
FPGA 对IO属性分配时,缺少了key,clk这两个逻辑，请问是什么原因？ FPGA 按键控制1秒计数器的启动与停止来控制led[7:0]，每当满一秒时，led[7:0]+1。编写程序后，对IO属性分配时，只有LED... 发表于 06-20 10:23 • 1361次
基于Robei EDA工具的隔离病房看护机器人设计 由于主控制板AC620/Inter/EP4CE10F17C8开发板完成整个系统的大部分功能芯片资源已.... 安芯教育科技 发表于 06-20 10:05 • 261次
计数器分频怎么个不稳定法 FPGA生成的DDS数据如何导出到matlab中 答:DR3和RAM一样，是一个存储器件，它的每个内部单元都存储了当前的数据状态值。 明德扬吴老师 发表于 06-20 09:33 • 156次
SoC 是一个成熟的嵌入式系统，需要硬件仿真来验证它是否正常工作。借助硬件仿真，开发团队可以更有.... 星星科技指导员 发表于 06-19 15:30 • 271次
首先，有一些虚拟原型系统，从简单的存根代码到在 QEMU 中运行的虚拟板，再到更高级的虚拟原型系.... 星星科技指导员 发表于 06-19 15:25 • 310次
请问一下，有哪位大佬用过rtl8211FD这个千兆phy芯片吗，有遇到过它们之间传输数据时延时较大的问题吗？ 出现的问题现象：我用带有rtl8211FD千兆phy芯片的zynq之间进行传输数据，但是测试出数据的延时较大，有一万多ns；但是和其... 发表于 06-19 14:20 • 1655次
通过片上仪器和逻辑分析轻松进行FPGA和ASIC调试 随着复杂性的增加和对探测点的访问受限，ASIC 和 FPGA 验证和调试变得乏味且耗时。随着越来.... 星星科技指导员 发表于 06-19 07:40 • 264次
D触发器在FPGA里用得很多，但我经常无法理解D触发器为什么能对数据延迟一个时钟周期（打一拍）。下面.... FPGA设计论坛 发表于 06-17 16:56 • 554次
CTLE（连续时间线性均衡）是一种应用于接收的线性滤波器，可衰减低频信号分量，放大奈奎斯特频率附近.... 要长高 发表于 06-17 11:54 • 3820次
反射是因为阻抗不匹配和stub引起的。例如线宽不一样，就会引起阻抗不匹配，信号传输中经过的耦合电容、.... 要长高 发表于 06-17 11:40 • 3844次
CAN 收发器的制造商通常规定“循环延时”，其包括驱动器和接收机延迟。由于双向计算中涉及两个收发器，.... 要长高 发表于 06-17 11:33 • 625次
MAX33072EASA+ MaximIntegrated MAX33072EMAX33073ERS485收发器 MAX33072E/MAX33073E RS-485半双工收发器可为通信总线线路提供高达 65V过压保护，确保在恶劣的工业环境中提供强大的保护。两款器件均在V（+4.5V至+5.5V）内具有 40V共模范围 (CMR)，超过-7V至+12V RS-485标准。该特性适合用于电气噪声环境，其中不同系统的接地电平彼此相对变化。它们还包含一个高ESD保护电路，能够为驱动器输出和接收器输入（A和B数据线路）提供 40kV ESD HBM（人体模型）保护。Maxim MAX33072E/MAX33073E每个器件包含一个驱动器和一个接收器，可在+3V至+5.5V电源电压范围内工作。借助该特性，设计人员可以方便地在多个终端设备上使用一个具有+3.3V或+5V电源电压的零件。
这些器件设有可交换A和B数据线路的极性选择输入 (POL)，支持对交叉线电缆进行软件修正。MAX33072E具有压摆率受限输出，数据速率高达500kbps，而MAX33073E的额定速率高达2Mbps，适合用于需要更高带宽的应用。这些收发器经过优化，可在嘈杂环境中实现稳健通信。真正的故障安全特性确保在输入开路或短路时接收器输出保持逻辑高电平。驱动器输出受到适当保护，可避免出现短路情况。该... 发表于 10-29 14:06 • 295次
ESDONCAN1LT CAN / CAN-FD总线保护器 DONCAN1旨在保护CAN收发器免受ESD影响。该器件采用单个紧凑型SOT-23封装，为每条数据线提供双向保护，为系统设计人员提供了低成本选择，可提高系统可靠性并满足严格的EMI要求。 特性 每线200 W峰值功耗（8 x 20秒波形） 二极管电容匹配 低反向漏电流（ 发表于 08-05 12:02 • 430次
NUP2125 双线CAN / CAN-FD总线保护 UP2125旨在保护CAN收发器免受ESD和其他有害浪涌事件的影响。该器件采用单个紧凑型SC-70（SOT-23）封装，为每条数据线提供双向保护，为系统设计人员提供了低成本选择，可提高系统可靠性并满足严格的EMI要求 特性 每线200W峰值功耗（8 / 20us波形） 二极管电容匹配 低反向漏电流（ IEC兼容性：IEC61000-4-4（EFT）：50A（5 / 50ns） IEC兼容性：IECT61000-4-5（闪电）3.0A（8 / 20us） ISO7637非重复EMI浪涌脉冲2,8.0A（1 / 50us） ISO7637重复EFT EMI浪涌脉冲，50A （5/50微秒） AEC-Q101合格且PPAP能力 无铅设备 应用 汽车网络：CAN / CAN-FD 汽车网络：低速和高速CAN 汽车网络：容错CAN 电路图、引脚图和封装图... 发表于 08-05 08:02 • 360次
NUP2115L FlexRay收发器的ESD保护 UP2115L旨在保护FlexRay收发器免受ESD和其他有害浪涌事件的影响。该器件采用单个紧凑型SOT-23封装，为每条数据线提供双向保护，为系统设计人员提供了低成本选择，可提高系统可靠性并满足严格的EMI要求。电路图、引脚图和封装图 发表于 08-05 04:02 • 233次
NUP1105L CAN / LIN总线保护器 单线 5L设计用于保护LIN和单线CAN收发器免受ESD和其他有害浪涌事件的影响。该器件采用单SOT-23封装，为数据线提供双向保护，为系统设计人员提供了低成本选择，可提高系统可靠性并满足严格的EMI要求。 特性 SOT-23封装允许一个单独的双向配置 每线350 W峰值功耗（8 x 20 usec Waveform） 低反向漏电流（ 发表于 08-05 04:02 • 382次
NC7WZ241 带3态输出的TinyLogic UHS双通道反相缓冲器 41是一款双通道同相缓冲器，带3态输出。输出使能电路对一个缓冲器采用有源低电平，对另一个缓冲器采用有源高电平，因此有利于收发器的运行。该超高速器件采用先进的CMOS技术制造，可在高输出驱动下实现出色的开关性能，同时在宽V CC 工作范围内保持较低的静态功耗。器件额定工作范围为1.65V至5.5VV CC 。当V CC 为0V时，输出和输出处于高阻抗状态。输入端容许电压达到5.5V，不受V CC 工作范围的支配。在处于3态状态时，输出可承受V CC 以上的电压。 特性 节省空间的US8表面贴装封装 MicroPak™无铅无引线封装 超高速; 5 VV CC 时，50 pF内的t PD 为2.6 ns典型值） 高输出驱动：±24 mA，3V V CC 广泛的V CC 工作电压范围：1.65V至5.5V 运行于3.3VV CC 时，符合LCX性能 掉电高阻抗输入/输出 耐过压输入促进5 V至3 V转换 输出在3态模式时可耐过压 专利噪声/电磁干扰（EMI）消减电路已实施 应用 此产品是一般用途，适用于许多不同的应用。 电路图、引脚图和封装图... 发表于 08-02 02:02 • 212次
74ALVC16245 低电压1.8 / 2.5 / 3.3 V 16位收发器 16245是一款高级性能的非反相16位收发器。它专为1.8 V，2.5 V或3.3 V系统中的高速，低功耗运行而设计。 ALVC16245采用字节控制设计。它可以作为两个独立的八角形操作，或者与控制连接在一起，作为16位宽的功能。发送/接收（T / Rbarn）输入确定通过双向收发器的数据流的方向。发送（高电平有效）使能从A端口到B端口的数据;接收（低电平有效）使能从B端口到A端口的数据。输出使能输入（OEn），当HIGH通过将它们置于HIGH Z条件时禁用A和B端口。 特性 专为低压运行而设计：V CC = 1.65-3.6 V 3.6 V容差输入和输出 高速运行 静态驱动器 支持实时插入和取出 当V CC = 0 V Latchup性能在125°C时超过±259 mA ESD性能;人体模型≥V;机器型号≥200V 符合行业标准的第二来源74ALVC16245 电路图、引脚图和封装图... 发表于 08-01 18:02 • 405次
LA4815VH 音频功率放大器 AB类 1通道 1.8 W VH采用1通道功率放大器，具有宽工作电源电压范围，内置于表面贴装封装中。该IC还具有静音功能，仅需少量外部元件，因此适用于低成本的设计。还有一个MFP8封装类型，它包含相同的芯片（LA4815M）。 特性 内置静音功能 增益可在26到40 dB之间选择 宽电源电压范围（4.0至16 V） 内置1声道功率放大器输出功率1 = 1.84W（典型值）。 （VCC = 12V，RL =8Ω，THD = 10％）输出功率2 = 1.55W（典型值）。 （VCC = 9V，RL =4Ω，THD = 10％）输出功率3 = 0.36W（典型值）。 （VCC = 6V，RL =8Ω，THD = 10％）输出功率4 = 0.23W（典型值）。 （VCC = 5V，RL =8Ω，THD = 10％） 可选电压增益：2种类型 26dB / 40dB 只有少数几个外部组件 4个组件/总计 应用 对讲机，门电话，收发器，收音机，玩具，带语音指导的家用电器等。 电路图、引脚图和封装图... 发表于 07-31 12:02 • 281次
NCV59744 LDO稳压器 3A 超低压降 高PSRR 低噪声 44是双轨极低压差稳压器，能够提供超过3.0 A的输出电流，典型的贴壁电压为115 mV。在满载电流下。这些器件具有陶瓷和其他低ESR输出电容的稳定性。该系列包含可调输出电压版本，输出电压低至0.8 V.内部保护功能包括内置热关断和输出电流限制保护。提供用户可编程的软启动和电源良好引脚。 NCV59744采用QFN20-5x5-0.65P封装。 类似产品： NCV59744 NCV59748 NCV59749 输出电流（A） 3.0 1.5 3.0 噪声（μVRMS） 64.8 90 90 压差电压（V） 0.115 0.060... 发表于 07-30 18:02 • 440次
NCV59749 LDO稳压器 3A 超低压降 高PSRR 低噪声 49是一款3 A超低压差（LDO）稳压器，能够提供超过3 A的输出电流，典型压差为120 mV。在满载电流下。输出电压可调低至0.8 V.内部保护功能包括热关断和输出电流限制保护。其他功能包括用户可编程软启动和电源就绪。 NCV59749采用5x5 QFN20封装。 类似产品： NCV59744 NCV59748 NCV59749 输出电流（A） 3.0 1.5 3.0 噪声（μVRMS） 64.8 90 90 压差电压（V） 0.115 0.060 0.120 Wettable Flank 否 是 否 特性 优势 120mV Typ。完全3A负载下降 能够以非常小的Vin - Vout电压余量运行 0.8V至3.6V输出电压范围 非常适合低输出电压操作 0.8V至5.5V输入电压范围 低输入电压应用的出色解决方案 25uVrms的输出噪声 噪音的理想选择敏感应用 快速瞬态响应 非常适合高速数字应用中的电压调节选择 输出电流超过3.0 A 快速瞬态响应 可编程软启动 打开排水电源良好输出 使用任何类型的输出电容器稳定 应用 终端产品 汽车 网络和电信 工业 低电压，高电流FPGA，DSP电... 发表于 07-30 15:02 • 368次
NCP59749 LDO稳压器 3A 超低压降 高PSRR 低噪声 带偏置轨 49是一款3 A超低压差（LDO）稳压器，能够提供超过3 A的输出电流，典型压差为120 mV。在满载电流下。输出电压可调低至0.8 V.内部保护功能包括热关断和输出电流限制保护。其他功能包括用户可编程软启动和电源就绪。 NCP59749采用5x5 QFN20封装。 类似产品： NCP59744 NCP59748 NCP59749 输出电流（A） 3.0 1.5 3.0 噪声（μVRMS） 64.8 90.0 90.0 压差电压（V） 0.115 0.060 0.120 可润湿的侧翼 否 否 否 特性 优势 0.8V至3.6V输出电压范围 非常适合低输出电压操作 0.8V至5.5V输入电压范围 适用于低输入电压应用的出色解决方案离子 在完整的3.0 A负载下120 mV典型的压差。 最大限度地减少调节器的功率损失 120mV Typ。辍学@ 3A 能够以非常小的Vin - Vout电压余量运行 25uVrms的输出噪音 噪声敏感应用的理想选择 快速瞬态响应 非常适合高速数字应用中的电压调节选择 输出电流超过3.0 A 快速瞬态响应 可编程软启动 打开排水电源良好的产出 任何类型的输出都是稳定... 发表于 07-30 07:02 • 575次
NCV8187 1.2A LDO稳压器 低压差 低噪声 电源良好输出 7是一款1.2 A LDO稳压器，具有低静态电流消耗（在整个温度范围内典型值为30μA），低压差，低输出噪声和非常好的PSRR。该稳压器集成了多种保护功能，如热关断，软启动，限流以及电源良好输出信号，便于MCU接口。 特性 优势 Low Vin 1.5 V 适用于DCDC的1.8V电压轨 超低噪声15μV rms 非常适合噪声敏感应用 1 kHz时PSRR高达75 dB 高功率输入纹波抑制，非常适合功耗敏感器件 低V out 从0.8 V 适用于低压申请 电力良好信号 Perfe ct用于铁路监测和/或排序 提供DFN6 2x2 mm和DFN8 3x3mm封装 可润湿侧面（针边电镀）改善热阻 150C工作结温 通过扩展实现更高的功率温度 应用 终端产品 RF，PLL，VCO和时钟电源 图像传感器电源 负载点 通信系统和信息娱乐 RF收发器 摄像头模块 Internet连接共享（ICS）网关服务器应用程序 MQB模块化架构 电路图、引脚图和封装图... 发表于 07-29 23:02 • 474次
BCM8727 双通道10-GbE SFI-to-XAUI＆trade;带EDC的收发器 双通道10-GbE SFI-to-XAUI 集成了支持SFP +线卡应用的电子色散补偿（EDC）均衡器的收发器。 BCM8727是一款多速率PHY，适用于SMF，MMF或铜双轴应用，可连接限幅和线性基于SFP +和SFP模块。 BCM8727完全符合10-GbE IEEE 802.3aq标准，并支持1000BASE-X用于1-GbE操作。 BCM8727采用全DSP高速前端开发，为线卡设计人员提供最高性能和最大灵活性。片上微控制器实现DSP内核的控制算法。 特性 双通道SFI到XAUI收发器 集成微控制器具有宽动态范围的AGC 单参考时钟输入允许使用低成本156.25 MHz振荡器 支持低成本SFP +铜双轴达15米... 发表于 07-04 10:24 • 566次
BCM8725 双10千兆以太网XFI到XAUI和交易; LAN / WAN收发器 以太网/光纤通道/ SONET LAN / WAN PHY，是一个完全集成的双通道串行化/反序列化（9.953 Gb / s / 10.3125 Gb / s / 10.5188 Gb / s ）接口设备执行10 Gb串行以太网协调子层（RS）接口的扩展功能。 对于WAN应用，具有灵活时钟模式的WIS兼容成帧器允许传输WAN上的以太网流量。片上时钟合成由PMD和XAUI&trade的高频，低抖动锁相环执行;输出重定时器。通过直接与其各自的输入数据流同步，在设备上执行单独的PMD和XAUI时钟恢复。提供弹性缓冲区以允许PMD和XAUI接口在异步配置中操作。参考时钟输入仅需要外部155.52 MHz / 156.25 MHz / 159.38 MHz振荡器。 功能 两个完全独立的通道 引脚兼容BCM8724 符合或超过IEEE 802.3ae 支持XFP / XFI和SFP +接口... 发表于 07-04 10:23 • 372次
BCM8724 双10千兆以太网XFI到XAUI和交易;收发器 完全集成的双序列化/反序列化（10.3125 Gb / s）接口设备，为10千兆位串行以太网协调子层（RS）接口执行扩展功能。 XGXS，PCS和PMA功能包括8B / 10B编码，64B / 66B编码，SerDes，时钟倍增单元（CMU）以及时钟和数据恢复（CDR）。片上时钟合成由PMD和XAUI&trade的高频，低抖动锁相环执行;输出重定时器。通过直接与其各自的输入数据流同步，在设备上执行单独的PMD和XAUI时钟恢复。提供弹性缓冲区以允许XAUI和PMD接口在异步配置中运行。参考时钟输入仅需要外部156.25 MHz振荡器。 功能 双XFI至XAUI 10 GbE收发器 完全集成CMU，CDR，SerDes，限幅放大器和EyeOpener 符合或超过IEEE 802.3ae 支持XFP / XFI和SFP +接口... 发表于 07-04 10:22 • 511次
BCM54285 Octal-Port QSGMII铜缆/光纤千兆/ IEEE1588v2以太网收发器 完全集成的八通道千兆位收发器，支持节能以太网和交易; （EEE），同步以太网和IEEE 1588v2。 MDI双绞线收发器由8个三速10/100 / 1000BASE-T以太网收发器或8个QSGMII组成到光纤（100BASE-FX，1000BASE-X或SGMII-Slave）接口。在铜缆模式下，PHY执行10BASE-T，100BASE-TX，1000BASE-T和标准5类UTP电缆的所有物理层功能。在QSGMII到光纤模式下，PHY执行100BASE-FX，1000BASE-X和SGMII-Slave的所有物理层功能。有关文档和支持，请访问Broadcom社区 功能 QSGMII界面 支持符合IEEE 802.3标准的铜线接口：1000BASE-T ，100BASE-TX，10BASE-T 支持这些光纤线路接口：1000BASE-X，100BASE-FX，SGMII-Slave 符合IEEE 802.3az标准（能源高效以太网）：支持本地EEE MAC;使用AutogrEEEn 支持不推荐用于新设计的非EEE MAC;模式 SyncE，IEEE 1588v2 PTP和ITU-T Y.1731延迟测量支持... 发表于 07-04 10:11 • 845次
BCM54282 Octal-Port QSGMII铜缆千兆/ IEEE1588v2以太网收发器 完全集成的八通道千兆位收发器，支持节能以太网和交易; （EEE），同步以太网和IEEE 1588v2。 MDI双绞线收发器由8个三速10/100 / 1000BASE-T以太网收发器组成。在铜缆模式下，PHY执行10BASE-T，100BASE-TX，1000BASE-T和标准5类UTP电缆的所有物理层功能。 BCM54282旨在符合QSGMII行业标准。有关文档和支持，请访问Broadcom社区 功能 QSGMII界面 支持符合IEEE 802.3标准的铜线接口：1000BASE-T，100BASE-TX，10BASE-T IEEE 802.3az兼容（节能以太网）：支持本机EEE MAC;使用AutogrEEEn 支持不推荐用于新设计的非EEE MAC;模式 SyncE，IEEE 1588v2 PTP和ITU-T Y.1731延迟测量支持... 发表于 07-04 10:10 • 395次
BCM54240 四端口SGMII铜缆/光纤千兆/ IEEE1588v2以太网收发器 完全集成的四千兆位收发器，支持节能以太网和交易; （EEE），同步以太网和IEEE 1588v2。 MDI双绞线收发器由四个三速10/100 / 1000BASE-T以太网收发器或四个SGMII到光纤（ 100BASE-FX，1000BASE-X或SGMII-Slave接口。在铜缆模式下，PHY执行10BASE-T，100BASE-TX，1000BASE-T和标准5类UTP电缆的所有物理层功能。当处于SGMII到光纤模式时，PHY执行100BASEFX，1000BASE-X和SGMII-Slave的所有PHY功能。 功能 SGMII接口 支持符合IEEE 802.3标准的铜线接口：1000BASE-T，100BASE-TX，10BASE-T 支持以下光纤线路接口：1000BASE-X，100BASE -FX，SGMII-Slave 集成双绞线终端电阻 IEEE 802.3az兼容（节能以太网）：支持本机EEE MAC，支持不推荐用于新设计非EEE MAC使用AutogrEEEn 模式 SyncE，IEEE 1588v2 PTP和ITU-T Y.1731延迟测量支持... 发表于 07-04 10:10 • 806次
BCM54280 八端口SGMII铜缆千兆/ IEEE1588v2以太网收发器 完全集成的八通道千兆位收发器，支持节能以太网和交易; （EEE），同步以太网和IEEE 1588v2。 MDI双绞线收发器由8个三速10/100 / 1000BASE-T以太网收发器组成。在铜缆模式下，PHY执行10BASE-T，100BASE-TX，1000BASE-T和标准5类UTP电缆的所有物理层功能。 BCM54280的设计符合SGMII行业标准。 功能 SGMII接口 支持符合IEEE 802.3标准的铜线接口：1000BASE-T，100BASE-TX，10BASE-T IEEE 802.3az兼容（节能以太网）：支持本机EEE MAC;使用AutogrEEEn 支持不推荐用于新设计的非EEE MAC; mod SyncE，IEEE 1588v2 PTP和ITU-T Y.1731延迟测量支持... 发表于 07-04 10:10 • 485次
BCM1104 千兆IP电话芯片 IP电话芯片使制造商能够构建具有硬件安全性和卓越语音质量的IP电话。 芯片也是集成了千兆以太网（10/100/1000 Mb / s）交换机和两个快速以太网（10/100 Mb / s）收发器，可以选择性地开发传统的快速以太网IP电话设计，而无需额外增加外部收发器的成本。通过添加外部千兆以太网收发器，制造商可以轻松升级其设计以创建千兆以太网IP电话型号。 功能 BCM1104是下一代芯片，集成硬件安全性，高级服务质量（QoS）技术和千兆以太网（GbE）交换机 基于具有增强DSP功能的RISC架构，为中端IP电话提供优化的性能水平 的BroadSAFE 带有用于AES加密和SHA-1身份验证算法的硬件加速的安全模块 灵活的外设接口架构可以连接无线局域网，蓝牙和视频设备而无需胶合逻辑 应用程序 IP电话 VoIP住宅终端适配器 IP PBX系统... 发表于 07-04 09:51 • 409次